(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-44362 (P2001-44362A)

(43)公開日 平成13年2月16日(2001, 2, 16)


(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)		
H01L	25/10 25/11		H01L 2	5/14		Z	
			2	3/12	2 Z		
	25/18		23/52		С		
	23/12						
	23/52						
			審查請求	未請求	請求項の数7	OL (全 6	頁)
(21) 出願番	l)	特顯平11-212757	(71)出顧人)13 後株 式会社		
(22)出顧日		平成11年7月27日(1999.7.27)		東京都千代田区丸の内二丁目2番3号			
(PP) ITIBELI		1 2011 - 1 7 2 1 1 (1000) 11 217	(72) 発明者	2)発明者 冨田 至洋 東京都千代田区丸の内二丁目2番3号 三			
			(12,72,72				
				菱電機株式会社内			
			(74)代理人				
					高田 守	外1名)	
			1				

(54) 【発明の名称】 半導体装置の実装構造および実装方法

(57)【要約】

【課題】 複数の半導体装置を実装基板上に搭載する場合であっても、小型で、かつ高速伝送に対応することができる半導体装置の実装構造および実装方法を提供する。

【解決手段】 半導体装置 10を実装基板50両面に形成された危線がまたは伝送路60の側に内位づるような構造を用いることにより配腕距離を短縮することができるため、実装構造体9全体を小型化することができるため、電気が時性が向上し高速伝送を可能とかごとができる。 現実体装置 1を導線60 を芯きせることができる。 円筒状等に構成した実装構造体9の側面から外部端する全面に引きなどを得ることができる。 円筒状に構成した実装構造体9の側面から外部端する全面に引きせてどを可能としたため、実装値格に対して多数の外部端子数を配置することができ、実装構造体9の小型化を可能とすることができる。



1a, 1b, 1c: 半導体装置 2a, 2b, 2c: 半導体素子 3a, 3b, 3c: 導体 4a, 4b: 外部端子 5:実装基板 6a, 6b, 6:配線層 7:貫通孔 8:レジスト層 9:実装構造体 【特許請求の範囲】

【請求項1】 少なくとも1対の半導体装置と、

前記少なくとも1対の半導体装置の各々と接続された少 なくとも1対の配線層と、

前記少なくとま、1 対の配線層が片面側に形成され、前記 少なくとも 1 対の配線層と異なる他の配線層が他方の片 面側に形成された実装基板とを備え、

前記少なくとも 1 対の配線層の両方と接続され、かつ前 記少なくとも1対の配線層と前記他の配線層との間に内 包された半導体装置を設けたことを特徴とする半導体装 置の実装構造。

【請求項2】 前記実装基板の他方の片面側に、前記内 知された半導体装置と接続された少なくとも 1 対の半導 体装置をさらに備えたことを特徴とする請求項1記載の 半導体装置の構造。

【請求項3】 実装基板と、

前記実装基板の両面側に形成された配線層と、

前記両面側に形成された配線層の各々に接続して形成さ れた半導体装置と、

線層を接続する貫通孔とを備え、

前記貫通孔内に、前記両前側に形成された配線層の各々 に形成された半導体装置を接続する内包された半導体装 置を設けたことを特徴とする半導体装置の実装構造。

【請求項4】 所定の断面形状に形成された導線と、 前記導線を芯として該導線上に形成された半導体装置

前記半導体装置の外周面上に形成されたバンプと、 前記半導体装置を芯として前記バンプを介し形成された 配線層と、

前記配線層の外周面上に形成された端子とを備え、 前記導線と前記バンプとを接続する配線を前記半導体装 置の内部に設けたことを特徴とする半導体装置の実装構 浩。

【請求項5】 前記所定の断面形状は円形であることを 特徴とする請求項4記載の半導体装置の実装構造。 【請求項6】 前記配線層は多層構造を有することを特 徴とする請求項1ないし5のいずれかに記載の半導体装

置の実装構造。

【請求項7】 半導体装置の片面上にパンプを形成する 40 パンプ形成工程と、

前記パンプが片面上に形成された半導体装置を、所定の 断面形状を有する導線を芯として該導線上にダイボンデ ィングするダイボンディング工程と、

前記ダイボンディングされた半導体装置を芯として、該 半導体装置上に形成されたパンプを介し配線層を形成す る配線層形成工程と、

前記配線層の外周面上に端子を形成する工程とを備え、 前記導線と前記パンプとを接続する配線を前記半導体装 置の内部に設けたことを特徴とする半導体装置の実装方 50 【0006】この発明の半導体装置の実装構造は、実装

法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の実装 構造および実装方法に関し、特に半導体装置が実装基板 内に内包された半導体装置の実装構造および実装方法に 関する。

[00002]

【従来の技術】図6は、従来の半導体装置の実装構造を 有する実装構造体の側断面図を示す。図6において、符 号2は半導体素子、1は半導体素子2を有する半導体装 置等の回路構造体(以下、「半導体装置」という)、3 は半導体素子2から導出された導体、4は導体3を介し て半導体素子2と電気的に接続され、外部と導通する外 部端子、5は実装基板、6は実装基板5の両面に形成さ れた配線層であって、外部端子4および導体3を介して 半導体素子2と雷気的に接続された配線層、7は実装基 板5内に形成された貫通孔であって、両面に形成された 配線層6の間を衝気的に接続する貫通孔。8は配線層6 前記事装基板内に形成された前記両面側に形成された配 20 を保護するレジスト層、9は半導体装置1ないしレジス ト層8を包括する実装構造体である。図6に示されるよ うに、複数の半導体装置1を実装基板5上に搭載する従 来の実装構造体9においては、複数の半導体装置1を実 装基板5上に並列に搭載していた。

[0003]

【発明が解決しようとする課題】上述のように、従来の 半導体装置の実装構造を有する実装構造体は、複数の半 導体装置1を実装基板5上に並列に搭載していたため、 配線層6の領域が広くなり、実装構造体9の小型化が困

難であり、かつ高速伝送に対応することが困難であると いう問題があった。そこで、本発明の目的は、上記問題 を解決するためになされたものであり、複数の半導体装 置を実装基板上に搭載する場合であっても、小型で、か つ高速伝送に対応することができる半導体装置の実装構 造および実装方法を提供することにある。

[0004]

【課題を解決するための手段】この発明の半導体装置の 実装構造は、少なくとも1対の半導体装置と、前記少な くとも1対の半導体装置の各々と接続された少なくとも 1対の配線層と、前記少なくとも1対の配線層が片面側 に形成され、前記少なくとも1対の配線層と異なる他の 配線層が他方の片面側に形成された実装基板とを備え、 前記少なくとも1対の配線層の両方と接続され、かつ前 記少なくとも1対の配線層と前記他の配線層との間に内 包された半導体装置を設けたものである。

【0005】ここで、この発明の半導体装置の実装構造 は、前記実装基板の他方の片面側に、前記内包された半 導体装置と接続された少なくとも1対の半導体装置をさ らに備えることができるものである。

基板と、前記実装基板の両面側に形成された配解層と、 前記面面側に形成された配線層の各々に接続して形成さ れた半導体装置。 前記実基基板内に形成された前記両 面側に形成された配線層を接続する買道孔とを備え、前 定買道孔内に、前記両面側に形成された配線層の各々に 形成された半導体装置を接続する内包された半導体装置 を設けたものである。

[0007]このが即の半導体装卸の火業輸造は、所定 の断面形状に形成された準線と、前定準線体装置の外 導線上に形成された半導体変置と、前定半線体装置の外 10 層面上に形成されたバンブと、前配半線体装置を左とし で前起バンブをやし形成された配線材と、前記配線材の 外周面上に形成された端子とを備え、前記率線や前記パ ンプとを接続する配線を前記半導体装置の内部に設けた ものである。

【0008】ここで、この発明の半導体装置の実装構造 において、前記所定の断面形状は円形とすることができ るものである。

【0010】 この空間の半導体装置の実装方法は、半導体装置の片面上にバンプを形成するバンブ形度工程と、前記パンプが井面上に形成された半導体装置を、所定の断面形状を有する導線を芯として該導線上にダイボンディングされた半導体装置を芯として、該半導体装置上に形成された半導体装置を芯として、該半導体装置上に形成されたドライトに発展を形成する正線部形式に形成されたバンブを介し配線順を形成する工程とを備え、前記程線に前記パンプとを接続する配線を前記半導。30 体装置の内部に設けたものである。

[0011]

【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態を詳細に説明する。

【0012】実施の形態1、図1は、本管卵の実施の形態 態1における半導体装置の実装構造を有する実装構造をの側断而認定示す。図1において、行け22。2 bは半導体素子1a、1bは各半導体素子2a、2 bを有す半導体薬器3a、3 40を介して半導体素子2a、2 bを育りを消失が高いません。 というには、12 を表して、15 を表し

1 ないしレジスト層8を包括する実装構造体、1 c は実 装基板5 の上面側の配線層6 a および6 b と下面側の配 線層6 との間に内包するように設けられた半導体素子2 c を行する半導体装置である。

【0013】関1に示されるように、本実施の形態11にいては、複数の半導体装置1を実装基板5上の信号の配解圏または伝送路6に対して電気的に導通が得られるように搭載する場合、半導体装置1を実接が60を開始に形成された配線層6 a おばび6 b を配線所6との間に内包するような構造を用いている。半導体装置1 c は、配線層6 a を介して半導体装置1 b と接続されており、半導体装置1 a と半導体装置1 b とを接続している。上述解66 b を介して半導体装置1 b とを接続している。上述解66 b で 1 と 1 と 1 と 2 を 2 を 3 を 3 を 3 と 2 と ができるため、実装構造を体を小型化することができるため、実装構造を体を小型化することができるため、実装構造を体を小型化することができる。との「経験研修を図録できた結果、複数抵抗値も例えば従来例(図5)と比較して約2/3と低減させることができるため、電気が特性が向上し高速伝送を可能とすることができる。

【0 0 1 4 】 本実施の形態 1 においては、実験長板5 の 向面に配線所6 a、6 b および6 を形成する構造を設明 したが、実験技様5 上に形成される配線所6 等の所の数 は何額であってもよい。半導体装置は1 対のみ示されて いるが、少なくとも1 対あればよく、搭載する半導体装 流の数は制限されるものではない。さらに、図1 では実 装基板5の上面側に半導体装置が搭載されているが、下 動削であってらよい。半導体来テ2 a 等は半導体装置 1 a 等の内部に形成されているが、単導体来子2 a 等を直 接外部端子に接続し、または半導体表子1 0 a を直接的 に内型させることもできる。

[0015]以上より、実施の形態 [によれば、半導体 装置 1 c を実装基板5の両面に形成された配線的また 伝送路6等の間に内包するような構造を用いることによ り配線距離を短縮することができるため、実験制造体9 全体を小型化することができる。さらに、配線距離を短 縮できた相別、電気抵抗値を低減させることができるた め、電気的特性が向上し高速伝送を可能とすることができる。

【0016】実施の形態2.図2は、本発明の実施の形態2における半導体装置の実施構造を有する実装構造体の側断面図を示す。図2で図1と同じ符号を付した部分は同じ機能を有するため説明は省略する。図2において、符号6cは中央に芯状に設けられた例2ほ電源またはグランド GND (電流/グランド)等の導線、6dは半導体素下の前を例えばほ道して設けられた、導線6cから外部週半4の楽通する配線である。

5内に形成され、両面に形成された陰極層 6 a または 6 [0 0 1 7] 図2に示されるように、実装構造体のを導 b と6 との間を電気的に接続する貫通孔、8 は配験層 6 、6 a 、6 b を保護するとジスト層、9 は半単体装置 50 基板 5 (不図示)上の配線 6 と電源 グランド等の導株

6 c とでカップリングした構造としたため、電気抵抗値 を低減させることができ、高い電気的特性を得ることが できる。さらに、円筒状に構成した半導体装置1の側面 からも外部端子 4 を全面に引き出すことを可能としたた め、実装而積に対して多数の外部端子数を配置すること ができ、半導体装置1の小型化を可能とすることができ る。

【0018】図3は、本発明の実施の形態2における半 導体装置の実装構造を有する実装構造体の製造方法をフ ローチャートと図とで示す。図3で図1または図2と同 10 に符号を付した部分は同じ機能を有するため説明は省略 する。図3 (A) に示されるように、半田パンプ3が形 成された半導体素子2を、導線6cに対して矢印A1お よびA2の方向に曲げて、図3(B)に示されるよう に、導線6cを芯とする円筒状にダイボンドする(工程) P 1 0 0)。次に図3(C)に示されるように、導線6 c を芯として円筒状に構成された半導体素子2に対して 配線6を円筒状にフリップチップボンドする(工程P1 10)。最後に図3(D)に示されるように、円筒状に 構成された配線6cの側面全面から引き出せるように外 20 部端子4を形成する(工程P120)。図3(A)ない し図3(D)に示されるように、極めて平易な製造プロ セスにより本実施の形態2に示される実装構造を有する 実装構造体9を得ることができる。

【0019】本実施の形態2においては、半導体素子2 を導線6 c を芯とする円筒状に構成する例を説明した が、半導体装置1の断面の形状を必ずしも真円状に構成 する必要はない。半導体装置1の断面の形状は楕円状、 多角形状等であってもよく、半導体素子2を包括するこ とが出きる形状であれば効果は同等である。外部端子 4 も半導体装置1の断面形状によらずに、その側面から引 き出すことができる。

【0020】以上より、実施の形態2によれば、実装構 造体9を導線6 cを芯とする円筒状等に構成することに より、高い電気的特性を得ることができる。さらに、円 筒状に構成した実装構造体9の側面からも外部端子4を 全面に引き出すことを可能としたため、実装面積に対し て多数の外部端子数を配置することができ、実装構造体 9の小型化を可能とすることができる。

【0021】実施の形態3.図4は、本発明の実施の形 熊3における半導体装置の実装構造を有する実装構造体 の側断面図を示す。図4で図1ないし図3と同じ符号を 付した部分は同じ機能を有するため説明は省略する。 【0022】図4に示されるように、実施の形態1に示 された構造に加えて、さらに配線層6側にも半導体装置 1 d および 1 e を積層し、内包された半導体装置 1 c を 介して、実装基板5の上側の半導体装置1aおよび1b と下側の半導体装置1 d および1 e とを電気的に接続す ることにより、実施の形態1と比較してより多数の半導 体装置 1 から構成される実装構造体 9 全体を小型化可能 50 【図面の簡単な説明】

としている。この結果、半導体装置 1 間の配線距離を短 縮することができるため、実装構造体9全体を高速伝送 可能とすることができる。

【0023】本実施の形態3においては、実装基板5の 上側にある1対の半導体装置1aおよび1cに対して、 下側にある1対の半導体装置1 d および1 e を内包され た1つの半導体装置1cを介して積層し、電気的に接続 する構成例を説明したが、組み合わされる半導体装置 1 a等の数に制約があるものではない。

【0024】以上より、実施の形態3によれば、実施の 形態1に加えて、実装基板5の上側にある1対の半導体 装置1 a および1 c に対して、下側にある1 対の半導体 装置 1 d および 1 e を内包された 1 つの半導体装置 1 c を介して積層し、電気的に接続することにより、実施の 形態1と比較してより多数の半導体装置1から構成され る実装構造体9全体を小型化可能としている。この結 果、半導体装置 1 間の配線距離を短縮することができる ため、実装構造体9全体を高速伝送可能とすることがで きる。

【0025】実施の形態4.図5は、本発明の実施の形 態 4 における半導体装置の実装構造を有する実装構造体 の側断面図を示す。図5で図1ないし図4と同じ符号を 付した部分は同じ機能を有するため説明は省略する。 【0026】実施の形態1においては、半導体装置1c を配線層または伝送路6間の実装基板5内に内包するよ うな構造を用いていたが、本実施の形態 4 においては、 実装基板5の上面にある配線層6eと下面にある配線層 6との間を電気的に導誦する貫涌4.7の中に、半導体装 置1 f を内包させる構造を用いている。この内包された 半導体装置1 f により、配線層6 e 側の半導体装置1 b と配線層6側の半導体装置1dとを接続している。この 結果、実装基板5全体の面積を小型化することができ、 実装構造体9全体を小型化することができる。

個であり、半導体装置が1bと1dの2個である場合の 例を説明したが、貫通孔7の数、半導体装置1b、1d 等の数に制限はなく、配線層の数にも制限はない。 【0028】以上より、実施の形態4によれば、貫通孔 7の中に、半導体装置 1 f を内包させる構造を用いてい 40 た結果、実装基板5全体の面積を小型化することがで き、実装構造体9全体を小型化することができる。

【0027】本実施の形態4においては、貫通孔7が1

[0029] 【発明の効果】以上説明したように、本発明の半導体装 置の実装構造および実装方法によれば、複数の半導体装 置を実装基板上に搭載する場合であっても、実装基板の 両面に形成された配線層または伝送路間に半導体装置を 内包することにより、小型で、かつ高速伝送に対応する ことができる半導体装置の実装構造および実装方法を提 供することができる。

【図1】 本発明の実施の形態1における半導体装置の 実装構造を有する実装構造体の側断面図である。

美装構造を有する実装構造体の側断面図である。 【図2】 本発明の実施の形態2における半導体装置の 実装構造を有する実装構造体の側断面図である。

【図3】 本発明の実施の形態2における半導体装置の 実装構造を有する実装構造体の製造方法を示す工程図で ある。

【図4】 本発明の実施の形態3における半導体装置の 実装構造を有する実装構造体の側断面図である。

【図5】 本発明の実施の形態4における半導体装置の 10

8

実装構造を行する実装構造体の側断面図である。 【図6】 従来の半導体装置の実装構造を有する実装構

【図6】 従来の半導体装置の実装構造を有する実装構造体の側断面図である。

【符号の説明】

(5)

1 a、1 b、1 c、1 d、1 e、1 f 半導体装置、 2 a、2 b、2 c 半導体来子 3 a、3 b 導体、 4 a、4 b 外部端子、5 実装基板、6 a、6 b、6 c、6 d、6 化解解、7 貫迎孔、8 レジスト、9実数構造体。

[図1] [図2] 6c:海線 (GNDまたは電源) [図3] [图4] -P100 (B) (C) フリップチップ ポンド 1d. 1e: 半導体装置 (D) 外部端子形成

